Relever trois défis majeurs dans la réalisation du silicium

Il n’y a pas de meilleur moyen d’avoir un aperçu des défis techniques actuels qu’en réunissant des experts de l’industrie pour partager leurs expériences et proposer des solutions. La réalisation du silicium, la capacité de concevoir et de construire les semi-conducteurs complexes d’aujourd’hui, est un domaine qui ne manque pas de défis. La recherche d’une résistance, d’une performance, d’une surface et d’une première livraison optimales du bon silicium nécessite des solutions innovantes pour la conception et la validation de puces complexes.

Il y a quelques semaines à peine, Synopsys a parrainé Sommet technologique sur la réalisation du silicium Présenter et discuter des défis dans trois domaines clés du développement de puces :

• Le passage aux matrices multiples : solutions unifiées et complètes pour l’intégration de technologies de processus disparates pour aller au-delà de l’activation de Moore
• Conception économe en énergie : Atteignez les objectifs de performance tout en maîtrisant la consommation d’énergie dans les environnements thermiquement restreints ou qui nécessitent une durée de vie prolongée de la batterie
• Fiabilité, résilience et sécurité : pratiques de conception et de vérification robustes, tests de scénarios et respect des normes

Chacun de ces trois sujets a été traité en profondeur avec une présentation introductive lue par une équipe de leaders d’opinion issus de fournisseurs de puces, de développeurs de systèmes et d’universités. La première partie a été ouverte par Shekhar Kapoor de Synopsys, qui a déclaré que la technologie multi-die est la prochaine avancée majeure dans la productivité de la conception des semi-conducteurs. Il a cité un exemple publié d’une conception de système sur puce (SoC) qui a réduit de près de moitié le coût de fabrication de la puce en passant d’une seule puce à une implémentation empilée 3D hétérogène à l’aide de techniques hybrides de liaison de puces.

Kapoor a souligné qu’une conception multi-modèle réussie nécessite l’innovation dans plusieurs outils d’automatisation de la conception électronique (EDA), liée à un flux complet à l’échelle du système. Il a conclu en discutant des solutions disponibles auprès de Synopsys pour concevoir, concevoir, vérifier, valider, construire et tester des puces 2.5D/3D de manière efficace et réussie.

Cet entretien a été suivi par le comité.Point de vue de l’industrie sur l’avènement de l’ère de la conception multi-modèlesAvec des participants de Broadcom, Deca Technologies, Intel, Samsung et Ventana Micro Quatre thèmes abordés par les conférenciers :

• Le manque d’évolutivité, de bande passante mémoire et les faibles coûts poussent les concepteurs à utiliser des puces multi-puces
• La conception multi-modèles prend en charge à la fois la personnalisation unique et l’intégration multi-packages
• Un silicium standardisé, une conception de joint, un boîtier, un système et une co-optimisation sont nécessaires pour accélérer la voie vers une conception optimale
• La collaboration au sein de l’écosystème et la disponibilité de normes communes sont essentielles pour accélérer le succès multibloc

Suleiman Rahim de la division Energy Efficient Design de Synopsys a commencé par dire qu’il n’y avait « plus de repas gratuits » sur la réduction d’énergie à partir de l’échelle de conception et de la loi de Moore. Il a présenté un graphique incitant à la réflexion montrant que, selon la tendance actuelle, le calcul de la demande d’énergie sera égal à la production mondiale d’énergie d’ici 30 ans. La capacité des réseaux électriques approchant déjà, cela surchargera le système à moins qu’il n’y ait une réduction significative de la consommation d’énergie.

L’industrie des puces peut contribuer de manière significative à la conception économe en énergie, mais le Dr Rahim a souligné quelques facteurs qui rendent cela difficile. Il a fait valoir que l’industrie avait besoin d’un « virage à gauche » dans l’analyse et l’optimisation de l’énergie. Cela permet l’exploration de l’énergie dans les phases architecturales et micro-architecturales, la mise en œuvre efficace de techniques de conception à faible consommation d’énergie et une référence précise à l’énergie. Il a également expliqué comment la solution logicielle de Synopsys pour la conception écoénergétique offre ces capacités.

Le titre sensationnel de la prochaine session était « Efficacité énergétique 1 000 fois améliorée : qu’est-ce que la puce a à voir là-dedans ?Des experts de Datapelago, Intel, NVIDIA, SiFive et Synopsys ont présenté leurs points de vue, allant de la prévalence des applications d’intelligence artificielle (IA) à la manière dont les compromis edge/cloud affectent la force.

Une grande partie de la discussion s’est concentrée sur le fait de compléter le décalage vers la gauche mentionné dans la présentation avec un « décalage vers la droite » qui retarde les décisions de l’autorité jusqu’au moment de l’exécution lorsque cela est possible. La mise à l’échelle dynamique de la tension et de la fréquence (DVFS), la gestion du mode de vie du silicium (SLM) sur les moniteurs et les défis de la définition de charges de travail représentatives pour les « logiciels non encore écrits » ont tous été cités comme des raisons pour régler dynamiquement la puissance en temps réel.

« Silicone fiable et sûr tout au long du cycle de viePar Adam Kron de Synopsys Présentant les principaux problèmes pour la dernière partie du forum. Il a passé en revue certaines méthodes pour détecter et, si possible, corriger les pannes matérielles aléatoires. Ces méthodes vont des méthodes traditionnelles telles que les bits de parité et les schémas de détection et de correction des erreurs de mémoire. à la redondance modulaire ternaire automatisée (TMR) Pour saisir les enregistrements critiques de sécurité.

Cron a capturé le concept de bon revirement en discutant du rôle vital joué par les solutions SLM telles que les IP PVT et Path Margin Monitor (PMM) intégrées dans le silicium. Ces adresses IP permettent aux analyses SLM de détecter les effets du vieillissement et d’autres vulnérabilités dans les puces avant que des pannes ne se produisent sur le terrain. Ils peuvent également être utilisés pour détecter un comportement anormal éventuellement dû à l’activation d’un cheval de Troie ou à une autre faille de sécurité. Présentez la solution Synopsys SLM et expliquez son lien avec le flux d’exécution pour un impact maximal.

Bon nombre des mêmes sujets sont abordés dans un panel composé de leaders d’opinion d’Arm, Microsoft, NXP et de l’Université de Stanford. Il ressort clairement des données de situation que le problème a de nombreuses dimensions : fiabilité, résilience, sécurité, sûreté, fiabilité, disponibilité et facilité d’entretien. Les panélistes ont noté que les PMM permettent des tests de puces en continu sur le terrain en mode mission, reflétant les conditions en temps réel et complétant les tests de fabrication traditionnels. Ils font également une boucle intéressante au début du forum, soulignant que la classification multi-modèles peut ouvrir ou exposer des points d’attaque de sécurité au niveau des connexions entre les modèles.

Les trois sessions se sont avérées très variées, avec des plongées approfondies dans plusieurs sujets clés. Il y a beaucoup plus d’informations que ce qui peut être résumé dans un seul article de blog. Heureusement, les conversations et les sessions de discussion complètes sont enregistrées Disponible A regarder sur demande. Les lecteurs intéressés sont encouragés à en savoir plus sur la fiabilité, la flexibilité, la sécurité, la conception écoénergétique et à consulter divers modèles.